SK Hynix planerar över 100 specialiserade processorer för SSD-styrenheter

SK Hynix utvecklar styrenheter för SSD-enheter med över 100 kompakta processorer som ska hantera dataöverföringar. Företaget uppger att arkitekturen Hynix Transaction Processing Unit (H-TPU) minskar processorernas effektbehov och kretsytan.

Vid International SoC Design Conference sade SK Hynix vice vd Koo In-je att generella processorer i SSD-styrenheter närmar sig gränserna för effektförbrukning och utrymme. H-TPU-enheterna ska hantera vanliga in- och utmatningsvägar (I/O), som rutinmässig läsning och skrivning av data, uppdatering av metadata och styrning av buffertar. Generella processorkärnor ska fortsätta sköta mer komplicerade uppgifter, som felåterställning och beslut om lagringspolicy.

SK Hynix uppger att varje H-TPU använder 4 % av den kretsyta och omkring 2,5 % av den effekt som en generell processorkärna kräver. Styrenheten aktiverar de enheter som behövs för varje begäran och låter övriga vila. Arkitekturen använder en pipeline i fyra steg och sekventiell exekvering.

Företaget planerar att använda H-TPU i kommande SSD-styrenheter för företag och i arkitekturen Storage Next. Den ska hantera mindre dataförfrågningar från nyare AI-modeller, däribland transaktioner på 512 byte eller mindre – en åttondel av en konventionell dataenhet på 4 KB. SK Hynix planerar också att använda tekniken med High Bandwidth Flash (HBF), som väntas nå marknaden nästa år, och att införa den i lagringsportföljen AIN: AIN P, AIN B och AIN D.

SK Hynix har inte uppgett när H-TPU kommer i enskilda kommersiella produkter eller kvantifierat effekten på SSD-prestandan som helhet.