Las imágenes del Kirin 9050 Pro muestran dos matrices unidas: una lógica y otra SRAM

Las nuevas imágenes de las matrices del Huawei Kirin 9050 Pro muestran dos matrices unidas: una lógica dedicada al cálculo y otra de SRAM.

Kurnal Insights publicó las imágenes. Según el artículo fuente, la matriz lógica se fabrica con el proceso N+3 de SMIC, mientras que la matriz SRAM utiliza el proceso N+2. El artículo denomina LogicFolding al método de unión.

Esta configuración combina lógica de cálculo con memoria caché y SRAM en un encapsulado de dos matrices. Las imágenes muestran las matrices del chip, pero la fuente no aporta medidas del encapsulado ni cuantifica una posible reducción de su tamaño.

La fuente presenta el diseño como un ejemplo del uso de LogicFolding por parte de Huawei para reducir el tamaño de los chips. Las imágenes respaldan la descripción de las dos matrices unidas y de los nodos de proceso indicados; por sí solas no demuestran la viabilidad más amplia de la técnica.